半导体知识库 — 术语表 v0

面向 semi 分层汇总页的事实源种子。术语保持短、稳定，并关联到论点 ID。

<a id="800v-dc-rack-architecture"></a>

800V DC 机架架构

• 定义：AI 机架从传统低压配电转向 800V DC，以支撑 Rubin 级 600kW 机架的电流和损耗约束。
• 关联论点：S05, S22

<a id="active-lsi"></a>

Active LSI

• 定义：在封装 / interposer 中加入主动逻辑，用来缓解 HBM、CPO 和 chiplet 间互连瓶颈。
• 关联论点：S16, S25

<a id="agentic-inference"></a>

Agentic 推理

• 定义：无 human-in-loop 或弱 human-in-loop 的推理工作负载，重容量、成本和吞吐，而非只重低延迟。
• 关联论点：S10, S11, S12, S24

<a id="answer-inference"></a>

答案式推理

• 定义：面向人类即时问答的推理形态，低延迟是核心体验变量。
• 关联论点：S10, S11

ASIC

• 定义：为特定工作负载定制的芯片；在 Google TPU、Marvell × Google 等路径中是 GPU 替代 / 补充的核心形态。
• 关联论点：S13, S14, S08

<a id="bmc-baseboard-management-controller"></a>

BMC

• 定义：服务器主板管理控制芯片，负责远程管理、监控和控制；AI 机架密度上升后从小芯片变成控制面税点。
• 关联论点：S07, S24

Blackwell

• 定义：NVIDIA 当前 AI 加速器世代；重点不只是 GPU die，而是 NVL、networking、memory、software 组成的机架级系统。
• 关联论点：S11, S17

<a id="cpo-co-packaged-optics"></a>

CPO

• 定义：把光互连靠近计算 / switch 封装以降低电互连功耗和距离瓶颈的路线。
• 关联论点：S16, S17

CoWoS

• 定义：TSMC 的先进封装平台，长期是 AI GPU 供给瓶颈的显性变量之一。
• 关联论点：S02, S25

<a id="dataflow-architecture"></a>

数据流架构

• 定义：以数据流动驱动计算的架构范式，强调减少无效调度并提升 AI 工作负载执行效率。
• 关联论点：S09, S14

<a id="defense-production-act"></a>

Defense Production Act

• 定义：美国可用于工业动员的政策工具；在 AI 数据中心语境中对应电网 / 电力约束的政策解法。
• 关联论点：S15, S19

DRAM

• 定义：通用动态随机存取内存；HBM 产能重分配会影响普通 DRAM 供需。
• 关联论点：S03, S04, S18

GaN

• 定义：氮化镓，宽禁带功率半导体路线之一，适用于高频高效电源转换。
• 关联论点：S05, S22

GAA

• 定义：Gate-All-Around 晶体管结构；Samsung 先进节点叙事中的关键制程词。
• 关联论点：S08, S23

<a id="hbm-high-bandwidth-memory"></a>

HBM

• 定义：高带宽堆叠 DRAM，通过 TSV 等技术靠近计算 die，是 AI 加速器的核心内存瓶颈。
• 关联论点：S03, S25

HBM3E

• 定义：HBM3 的增强代际，当前训练 / 推理加速器的重要供给变量。
• 关联论点：S03, S04

HBM4

• 定义：Rubin 周期关键 HBM 代际；与 SK Hynix、Samsung、Micron 的份额竞争直接相关。
• 关联论点：S03, S25

Interposer

• 定义：连接多个 die、HBM、chiplet 的中介层；面积、材料和互连密度会影响先进封装上限。
• 关联论点：S16, S22, S25

<a id="kv-cache"></a>

KV Cache

• 定义：Transformer 推理中缓存 key/value state 的内存结构，是长上下文和 agentic 推理的内存压力来源之一。
• 关联论点：S10, S18

MR-MUF

• 定义：SK Hynix 的 HBM 封装工艺路线之一，是其 HBM 领先叙事的重要工艺护城河。
• 关联论点：S03

<a id="n-2-rule"></a>

N-2 规则

• 定义：先进制程在美国本土量产节奏落后台湾主节点两代左右的约束叙事；会推高 Samsung 第二来源的重要性。
• 关联论点：S08

N3

• 定义：TSMC 3nm 家族节点；Rubin、TPU、AMD 和自研 ASIC 需求汇聚后成为 AI 逻辑晶圆瓶颈。
• 关联论点：S02, S25

NAND

• 定义：非易失存储；agentic 推理和存储超级周期中与 DRAM/HBM 共同构成 memory hierarchy。
• 关联论点：S04, S10

<a id="nvl72--nvl144--nvl576"></a>

NVL72 / NVL144 / NVL576

• 定义：NVIDIA 机架级系统形态，代表 GPU、networking、BMC、电源和散热复杂度的系统级扩张。
• 关联论点：S07, S17

<a id="photonics"></a>

光子互连

• 定义：用光信号承担互连 / 传输的技术路线；当电互连功耗和距离受限时进入核心路径。
• 关联论点：S16

Rubin

• 定义：NVIDIA 下一代 AI 平台周期，是 N3、HBM4、800V、机架级系统和供应链扩产的共同锚点。
• 关联论点：S01, S02, S03, S05, S22, S25

SiC

• 定义：碳化硅，宽禁带功率半导体；800V AI 机架迁移使其从 EV / solar 继承到 AI 基础设施。
• 关联论点：S05, S06, S22

SF2P

• 定义：Samsung 2nm performance process 叙事中的关键节点，关联 Tesla / Google / Marvell 等第二来源可能性。
• 关联论点：S08, S23

TC-NCF

• 定义：Samsung HBM 封装路线中的重要工艺词，常与 SK Hynix MR-MUF 形成对照。
• 关联论点：S03

TPU

• 定义：Google 自研张量处理器；垂直整合、舰队规模专用化和供应链拆解是其核心投资 / 架构含义。
• 关联论点：S13, S14, S25

TSV

• 定义：硅通孔，用于垂直堆叠芯片间连接，是 HBM 等 3D 封装的基础技术。
• 关联论点：S03

<a id="wide-bandgap-semiconductor"></a>

宽禁带半导体

• 定义：宽禁带半导体材料族，典型包括 SiC 和 GaN，适合高压、高温、高频电力转换。
• 关联论点：S05, S22